月別アーカイブ: 2018年10月

Qflowを使ってSJRで作ったHDLファイルを合成・配置配線してみた

Qflowを使ってSynthesijerで作ったLチカモジュールを合成・配置配線してみました．

ターゲットは，SynthesijerのサンプルのLチカ．カウンタだけの簡単なLチカプログラムです．Synthesijerで生成したVerilogファイルを入力に

qflow synthesize led
qflow place led
qflow routing led

とした結果をmagicでみてみると次のような感じに．とりあえず，記述としては受理されるようでよかった（中身はこれからおってみる）

arm Cortex-M1(Cortex-M0をFPGA向けに最適化したコアらしい)がXilinx FPGAで無償で利用できるという話をきいたので，試してみました．

リソースは，Easy Access to Cortex-M Processors on FPGA からアクセスできる．

XC7A35向けの合成で，リソース使用量は，

Slice LUT 3481 (16.7%)
Slice FF 2814 (6.8%)
Slice 1171 (14.4%)
BlockRAM 24 (48%)
DSP 3 (3.3%)

という結果．HCLKという動作クロックっぽいポートには100MHzが供給されていた．

MicroBlazeは，テンプレートで作ったササンプルデザインで，最適化オプションがPERFORMANCEで1405 Slice，最適化オプションがAreaで316 Sliceなので，Cortex-M1のリソース使用量は，その間くらいに当たるよう．

配置配線のフロアマップは下の通り．

Xilinx の PYNQ 環境が手軽に ZYNQ を使う環境として素敵で便利なので積極的に利用しています。公式で提供されているボード以外で利用する場合には自分でビルドする必要がありますが、そんなに手間でもありません。私はZYBO Z7-20向けにビルドして利用しています。

この記事では、PYNQのZYBO Z7-20向けのビルド方法を簡単に紹介します。