続・sbtでSynthesijer.Scala開発を始める

sbtでSynthesijer.Scala開発を始めるのテンプレートを作りました．

sbt new synthesijer/sjr-scala.g8 --name=sjr-scala-test
cd sjr-scala-test
sbt run

で，Synthesijer.Scalaのプロジェクトを作成，サンプルからVHDL/Verilog HDLを生成できるようになりました．

sbtでSynthesijer.Scala開発を始める

Synthesijer.Scalaは，Synthesijer内のHDLビルディングブロックをScalaを使って組み立てるライブラリです．ChiselやSpinalHDLほど細かくはいじれませんが，その分，気軽にステートマシンベースのハードウェアを設計できる…と思っています．VeriloggenのSeqとThread.Streamの間くらいかな？どうかな？

以前，シンプルなSynthesijer.Scalaの始め方(1)やシンプルなSynthesijer.Scalaの始め方(2)でも簡単に導入方法を書いたのですが，今回はもっと簡単に，sbtのマネージ依存性を使った開発手法を紹介します．

続きを読む →

Intel PAC AFUでポーリング処理をしてみると

Inte PAC AFUに何か処理をオフロードする場合，当然，結果を待つ必要があります．
シンプルにMMIO読み出しを使ってポーリングで処理完了を待つのに必要な時間を afu_hello をベースに測定してみました．

続きを読む →

Intel PACのAFUを開発するその2

hello_afuより少し複雑なサンプルとしてDMAを使ったサンプルに手をいれてみることにします．DMAを使ったサンプルはユーザロジックがQsysを使ってデザインされています．そこで，今回はQsys上に新しいコンポーネントを追加する開発フローを試してみます．

続きを読む →

Intel PACのAFUを開発するその1

Intel PACでは，PCIeやオンボード上のメモリなどへのアクセスがBlue bitとして提供されていて開発者はGreen bitのみの設計に注力して，アクセラレータであるAFU(Application Function Unit)を開発できるようになっています．とっても便利なのですが，その反面，想定される開発フローに乗っかれるまでは，何をどうしたものかという状態に陥ってしまいます．

まずは，hello_afuにレジスタを追加することで，独自回路をPACで動かすまでの手法を確認します．なお，本来の開発ではシミュレーションを有効に活用すべきですが，ここではシミュレータは使いません．

続きを読む →

KCU1500+SDAccelの環境構築(Ubuntu 16.04.3編)

KCU1500 + SDAccelの環境を再セットアップ．今度はUbuntuで構築することにしてみました．基本的な手順は，KCU1500+SCAccelの環境構築の通りなのですが，4.4.0なカーネルを利用するために一手間必要だったのでメモ．

続きを読む →

Qflowを使ってSJRで作ったHDLファイルを合成・配置配線してみた

Qflowを使ってSynthesijerで作ったLチカモジュールを合成・配置配線してみました．

ターゲットは，SynthesijerのサンプルのLチカ．カウンタだけの簡単なLチカプログラムです．Synthesijerで生成したVerilogファイルを入力に

qflow synthesize led
qflow place led
qflow routing led

とした結果をmagicでみてみると次のような感じに．とりあえず，記述としては受理されるようでよかった（中身はこれからおってみる）

Xilinx FPGA向けCortex-M1を合成してみた

arm Cortex-M1(Cortex-M0をFPGA向けに最適化したコアらしい)がXilinx FPGAで無償で利用できるという話をきいたので，試してみました．

リソースは，Easy Access to Cortex-M Processors on FPGA からアクセスできる．

XC7A35向けの合成で，リソース使用量は，

Slice LUT 3481 (16.7%)
Slice FF 2814 (6.8%)
Slice 1171 (14.4%)
BlockRAM 24 (48%)
DSP 3 (3.3%)

という結果．HCLKという動作クロックっぽいポートには100MHzが供給されていた．

MicroBlazeは，テンプレートで作ったササンプルデザインで，最適化オプションがPERFORMANCEで1405 Slice，最適化オプションがAreaで316 Sliceなので，Cortex-M1のリソース使用量は，その間くらいに当たるよう．

配置配線のフロアマップは下の通り．

続きを読む →

KCU1500+SCAccelの環境構築

うっかりyum updateしてしまったCentOSにSDAccel環境を構築しました．スペックはこんな感じ．

CentOS Linux release 7.5.1804 (Core)
3.10.0-862.11.6.el7.x86_64
SDx 2018.2

ドライバのインストールにこんな driver.patch が必要でした，というメモ．

続きを読む →

シストリックアレイな行列演算器

GoogleのTPU論文で界隈が賑わっていますが，いくつか目をひくポイントの一つが256×256のシストリックアレイな行列演算器ではないでしょうか．

というわけで（？）シストリックアレイな行列演算器をSynthesijer.Scalaで書いてみました．

ソースコードは mkSystolicMatrixMultiplicationUnit.scala です．

続きを読む →