投稿者「miyo」のアーカイブ

Kernel 5.10.17なRaspberryPi 3+にSPIディスプレイを接続する

ラズパイ便利ですよね!で,ちょっとしたしたディスプレイがついてると便利ですよね.SPI接続のTFTモジュールをframebuffer経由で使うことができるfbtftとflexfbを使ってみました.

以下は,2021年10月時点ではオリジナルのfbtftに少し改変が必要でした,という話.

改変したコードはこちらhttps://github.com/miyo/fbtft/tree/for_linx_5.10.17

ことのはじまり

今更ながらSPIのTFTをRaspBerryPiのコンソールとして使う を見て,やってみたくなったのがはじまり.これができれば,ラズパイだけじゃなくていろんな組み込みLinuxボードに手軽にコンソールが接続できるのでは?とわくわくとします.

上記のページには,「最近のカーネルでは,コンパイルは必要ないことがわかりました.」と書いてあるのですが,ところがどっこい,それから年月が流れてカーネルから取り除かれてしまったようです fbtft_device and flexfb are gone in 5.4.というわけで自分でビルドして使ってみました.

実行環境

カーネルは, Linux raspberrypi 5.10.17-v7+ #1414 SMP Fri Apr 30 13:18:35 BST 2021 armv7l GNU/Linux でした.

ビルド

すなおに,https://github.com/notro/fbtft をcloneしてビルドすればいいと思いきや,いくつか変更が必要でした.改変したコードは,https://github.com/miyo/fbtft/tree/for_linx_5.10.17 にアップロードしています.

ビルドとインストールの手順は次の通り.

$ cd /lib/modules/$(uname -r)/kernel/drivers/video/
$ sudo -s
# git clone https://github.com/miyo/fbtft.git
# cd fbtft
# git checkout for_linx_5.10.17
# make
# make install
# depmod
# exit

これでドライバのビルドとインストールは完了です.

使ってみる

ここからは,冒頭の参考URLの通りです.ラズパイとTFTモジュールの接続も,まんま真似します(ピン配は自分で要確認です).

TFTモジュール(ピン名は基板裏シルクを参照)Raspberry Pi 3
[9] SDD(MISO)N.C.
[8]LED3.3V(17)
[7]SCKGPIO11/SCLK(23)
[6]SDI(MOSI)GPIO10/MOSI(19)
[5]DCGPIO02(3)
[4]RESETGPIO3(5)
[3]CSCS0#/GPIO8(24)
[2]GNDGND(9)
[1]VCC3.3V(17)

接続できたらmodprobeでドライバをロードします.

$ sudo modprobe flexfb width=320 height=240 buswidth=8 init=\
-1,0x01,-2,5,\
-1,0x28,\
-1,0x36,0x38,\
-1,0x3A,0x55,\
-1,0x11,-2,120,\
-1,0x29,-2,20,\
-3
$ sudo modprobe fbtft_device name=flexfb gpios=dc:2,reset:3 speed=3200000

無事にドライバをロードできたら,dmesgで

[   38.947027] fbtft: loading out-of-tree module taints kernel.
[   39.008529] fbtft_device:  SPI devices registered:
[   39.008549] fbtft_device:      spidev spi0.0 125000kHz 8 bits mode=0x04
[   39.008557] fbtft_device:      spidev spi0.1 125000kHz 8 bits mode=0x04
[   39.008563] fbtft_device:  'fb' Platform devices registered:
[   39.008600] fbtft_device:      soc:fb id=-1 pdata? no
[   39.008643] fbtft_device: Deleting spi0.0
[   39.664536] graphics fb1: flexfb frame buffer, 320x240, 150 KiB video memory, 4 KiB DMA buffer memory, fps=20, spi0.0 at 3 MHz
[   39.664772] fbtft_device:  GPIOS used by 'flexfb':
[   39.664778] fbtft_device:    'dc' = GPIO2
[   39.664784] fbtft_device:    'reset' = GPIO3
[   39.664790] fbtft_device:  SPI devices registered:
[   39.664798] fbtft_device:      spidev spi0.1 125000kHz 8 bits mode=0x04
[   39.664806] fbtft_device:      flexfb spi0.0 3200kHz 8 bits mode=0x04

というメッセージを確認できました.

ここまでできたら,

$ con2fbmap 1 1

で,ページ冒頭の写真のように,SPI接続なTFTモジュールにラズパイのコンソールが表示されました.

せっかくなので,次はタッチパネルも使えるようになりたいですね.

PYNQでAlveo向けにVitisで作ったRTLカーネルを使ってみる

Vitisは、ホスト-FPGA間をOpenCL的に利用できるようにするXilinxの開発環境です。ホストとFPGAの間のデータ転送や制御の仕組みを自分で考えなくていいので楽なのですが、それでもちょっとした回路を動かす時にホスト側のC++コードを書くのがちょっと面倒。

と思っていたら、PYNQでAlveoにxclbinをロードして動かすのが簡単だということを知りました ( 高位合成で加速するアクセラレータ開発 (1) ~ ACRi ルームで体験してみよう )。で、RTLカーネルだったらどうなるのかな?とテストしてみたところ、同じようにRTLから作ったxclbinもPYNQから呼び出せることがわかりました。これは便利。

続きを読む

Eclypse Z7でUbuntu18.04を走らせる

ZYNQを使ったシステム開発ではPS上でUbuntuを実行すると何かとはかどります。というわけで、Eclypse Z7上でUbuntu 18.04を走らせるためにu-bootとLinuxをビルドしました。手順は、ikwzmさんの https://github.com/ikwzm/FPGA-SoC-U-Boot-ZYBO-Z7 を参考に(ほぼそのままトレース)しています。

リソースなど一式は https://github.com/miyo/build-eclypsez7-linux にコミットしてます。

続きを読む

ValgrindとGDBでプログラムのメモリアクセスをみてみる

プログラムの動的な振る舞い、特にメモリアクセスの様子をみてみたくなることがあります。

たとえば、2017年のデザインガイアで発表されていたFPGAアクセラレータ開発を支援するためのツール環境では、ValgrindとGDBを使ってメモリアクセスの様子を可視化していて、面白そうだな、やってみたいなと思わされます。

とりあえず Valgrind + GDBでメモリアクセスを確認する方法を、ちょっと試してみました。

続きを読む

Google XLSを使ってみた

Googleがオープンソースで公開した高位合成処理系XLSをためしてみました。サンプルは https://github.com/google/xls/tree/main/xls/examples にあるのですが、Goっぽい感じでハードウェアが設計できる処理系のようです。XLS Tools Quick Startがあるのですが、何ができるのかよくわからなかったので試してみました。

続きを読む

Vitis/Vivado 2020.1でMicroBlazeを使う

Vitis/Vivado 2019.2ではVivado SDKがなくなり、ソフトウェア開発はVitisに統合されました。MicroBlazeを使う場合もVivadoでハードウェアモジュールを組み立ててVitisでソフトウェアの開発をします。

この記事は、Vivado 2020.1でArtyを対象にMicroBlazeを使った開発をする手順のメモです。

続きを読む

Intel PAC向けに既存のstpファイルを埋め込む

Intel PACの動作を波形レベルでデバッグしたい場合、mmlinkを使ってデバッグすることができます。新しくstpファイルを作成する場合、Intel PACにSignal Tapを仕込むの手順でデバッグ可能なFPGA用ビットファイルを作ることができます。

ですが、stpファイルと設定済のafu_synth_setup向けファイルが存在している場合に、

$ afu_synth_setup --source hw/rtl/filelist.txt  build_synth
$ cd build_synth/
$ ${OPAE_PLATFORM_ROOT}/bin/run.sh

とゼロからビルドすると、うまくデバッグ可能なFPGA用ビットファイルを生成することができませんでした。毎回stpファイルをSignal Tap Logic Analyzerで作成しデザインに組み込むのは面倒なので、回避策が欲しいところ。というわけで、以下が回避方法です。

続きを読む

Intel PACにSignal Tapを仕込む

Intel PACはmmlinkを使って、あたかも実機とJTAGと接続しているようにSignal Tapで信号の変化を観察してデバッグできます。
Accelerator Functional Unit Developer’s Guide for Intel(R) FPGA Programmable Acceleration Cardの6. AFU In-System Debugを見ながら作業すればよい、のですが、環境によるパラメタの設定が若干わかりづらかったので、hello_afuにSignal Tapを仕込む場合の実例を紹介します。
信号見えるまでは、何が悪いのか分からず不安ですから…

続きを読む