Synthsijer 2014.10.31版のバイナリパッケージを用意しました．細かなバグフィクスが中心ですが，2014.09.23版からの一つ大きな変更としてコマンドライン引数が追加されています．
これまでは，実行するとJavaからVHDLとVerilogの両方を生成していたのですが，生成したファイルをISEやVivado，Quartusのプロジェクトに追加する際の選択が面倒だという声をいただきました．
そこで，次のようにオプションで生成するHDLコードを選択できるようにしました．
VHDLファイルを生成する場合，
java -cp Synthsijer.Main --vhdl JavaファイルVerilog HDLファイルを生成する場合，
java -cp Synthsijer.Main --verilog Javaファイル--vhdlと--verilogの両方を選択することもできます．
なお，オプションを指定しない場合にはVHDLファイルを生成します．